同じウェハなのにCore i9とi5を分かつ「決定的瞬間」とは
CPU革命！ 裏面電源供給技術PowerViaのテスト実装に成功 インテル CPUロードマップ (1/3)
6月11日から京都で開催されていた2023 Symposium on VLSI Technology and Circuitにおいて、インテルは基板裏面から電源を供給する配線方式「PowerVia」関連の内容を2つ発表した。 1つはT1-1の“E-Core implementation in Intel 4 with PowerVia(Backside Power) Technology”、もう1つがT6-1の“Intel PowerVia Technology: Backside Power Delivery for High Density and High-Performance Computing”である。どちらも似てはいるのだが、後者がPowerVia全体の発表で、前者はこれをIntel 4プロセスに移植した上で、E-coreに実装してみた結果を示したものである。 実はこの件に関
遠隔からCPUを数秒で破壊するサイバー攻撃 マザーボードのリモート管理機能をハック、過度の電気を注入
Innovative Tech： このコーナーでは、テクノロジーの最新研究を紹介するWebメディア「Seamless」を主宰する山下裕毅氏が執筆。新規性の高い科学論文を山下氏がピックアップし、解説する。Twitter: ＠shiropen2 英バーミンガム大学に所属する研究者らが発表した論文「PMFault: Faulting and Bricking Server CPUs through Management Interfaces」は、サーバ用マザーボードに搭載する制御システムの欠陥を攻撃し、遠隔から必要以上の電圧を供給してCPUを破壊しコンピュータを無効にする脆弱性を指摘した研究報告である。 最近のサーバ用マザーボードにはCPUの他に、電源管理用の電圧レギュレーターなどの補助部品を搭載している。これらは、I2CベースのPMBusを介して、CPUおよび個別のベースボード管理コントローラ
Microsoft、爆速ストレージ技術「DirectStorage」をWindowsで提供開始
米Microsoftは3月14日（現地時間）、DirectX Developer Blogを更新し、その中で高速ストレージ技術「DirectStorage」の提供開始を発表した。同日SDKが公開されており、今後各種ゲームで利用できるようになっていくとしている。 DirectStorageは、データをストレージから直接GPUのVRAMに読み出すことで、CPUやメモリ帯域によるオーバーヘッドを回避して極めて高速なデータアクセスを可能にする機能。特にゲームデータをNVMe SSDにインストールすることで大きなI/Oパフォーマンス向上を見込めるとしており、Windows 11ではさらなる最適化によってその他のストレージでも性能向上を実現。Windows 10（1909以降）にも互換性を備えている。 昨今のゲームでは体感での読み込み速度を短くするため、小さいデータを必要なタイミングで逐次ロードしてい
メタバースの技術限界の解説 - Qiita
これらの試算から、1人あたりのトラッキングによる通信量はおおよそ16.88kbpsから112.50kbpsと考えられます。 スター型ネットワークの場合 ここでメタバースでスター型のネットワークを採用することを考えます。 どのような構成かというと、クライアントがトラッキングデータをサーバーへ送信します。各クライアントへのトラッキングデータの送信はサーバーが行います。 こうした構成を行う場合、全てのクライアントのデータがサーバーを介し、各クライアントへ流れ込みます。そのため、通信速度は下り速度がボトルネックとなります。ここでは人口75%ラインの88Mbpsを上限として考えます。 先ほどの1人当たりのトラッキングに関わる通信量から算出すると、スター型の場合、801～5,340人が通信の限界になります。 フルメッシュ型ネットワークの場合 一方で、サーバーを介しないクライアント同士が直接つながるフル
HPの命運を変えた第一世代PA-RISCの誕生 業界に多大な影響を与えた現存メーカー (1/4)
CMOSベースのプロセッサー PCXの開発に成功 HPは、CS-1でCMOSワンチップ化に向けての足掛かりは作っていたものの、性能(とハッキリしないが、おそらく機能面でも足りていなかったと思われる)不足もあって製品化には至らなかったが、そこから3年かけて実用的なCMOS化への道筋が整ったようだ。 1990年、HPはPCXと呼ばれるCMOSベースのプロセッサー開発に成功する。製造は同社のCMOS26Bという1μmプロセスで、配線層は3層。トランジスタ数は196000個だった。 もっともCMOS化できたのはCPUのみで、FPUやメモリー/バスインターフェースなどはNMOS(FPUのみECLという話もある)で製造された。 やっとこの世代でTLBはCPUに内蔵された(64エントリー:別に外付けでL2 TLBが8192エントリー利用可能)が、1次キャッシュに関してはOff Chipの構成となっており
ARMベースで64コア搭載のサーバ向け独自プロセッサ「Kunpeng 920」、ファーウェイが発表。HPE、AWSなどARMサーバの投入が相次ぐ
ファーウェイは、独自に設計開発したARMベースのサーバ向けプロセッサ「Kunpeng 920」を発表しました。同社はARMベースのサーバプロセッサとして業界最高の性能としています。 ARMベースのサーバ向けプロセッサは、昨年6月にカビウムがXeonに対抗できる性能とうたった「ThunderX2プロセッサ」を発表しHPEがサーバへ採用、11月にはAWSも独自開発したARMベースの「Gravitonプロセッサ」を発表しクラウドでの提供を開始するなど、このところ製品の発表が相次いでいます。 これはおそらく、ARMが提供するアーキテクチャライセンスと呼ばれるライセンス方式によるものだと考えられます。アーキテクチャライセンス方式ではARMのバイナリ互換を保証するための大量のテストスイートをARMから受け取れるとされています。これにより従来よりも高い自由度でARMとのバイナリ互換を保証しつつサーバ向け
CPUの作り方 - 富士通
シリコン（ケイ素）の大きな単結晶（純度99.999999999％）を、ダイヤモンドブレードでスライスして、薄いシリコンウェーハを作ります。
Z80における「手抜き」回転行列 | yasuokaの日記 | スラド
ネットサーフィンしていたところ、このtweetで35年ほど前の悪行がバラされてしまっていたので、当時の記憶を辿りつつ、ざっと書いてみようと思う。 画面中心を(0,0)とするxy座標系において、適当な微小角度θで回転をおこないたい。θの値は、まあ何でも良くて、とにかく見た目が「回って」いる雰囲気を出したい。ただ、対象とするCPUがZ80なので、乗算は自分で実装するしかなく、そのあたりの「手抜き」を考える。 微小角度θにおいてcosθは1に近い値なので、ここの実装を簡単にすべく、とりあえずcosθ＝1－2-kとしてみる。そうすると、sin2θ＝2(1-k)－2-2kとなるので、小さい方の項を捨てれば、だいたいsinθ≒2(1-k)/2。つまり、kが奇数なら実装が簡単となり、たとえばk＝7なら、cosθ＝127/128, sinθ≒1/8となる。 HLレジスタのHレジスタに符号付整数、Lレジスタ
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
人知れず消えていったマイナーCPUを語ろう（第5回）：DSPを魔改造して汎用プロセッサに仕立てた「Imagination META」 | テクノエッジ TechnoEdge
【大原雄介の半導体業界こぼれ話】 GlobalFoundries、無償でカスタムASICが作れるOpen Source Silicon Initiativeに参加
Intel、Meteor Lakeで3Dチップレット技術を採用。計画通り2023年登場
AMD、Zen 3アーキテクチャ採用のモバイル向けCPU
【後藤弘茂のWeekly海外ニュース】 第3世代のディープラーニングプロセッサはモデル圧縮技術が鍵
Intel CPUアーキテクトのジム・ケラー氏が辞職
クアルコム、5G対応の「Snapdragon 865」「Snapdragon 765」を発表
現行モデル全員集合！ CPU価格帯別一斉ベンチ
【笠原一輝のユビキタス情報局】 Intel、第10世代Core発表。10nmプロセスで、L1が1.5倍、L2は倍増に
【イベントレポート】 【速報】AMD、7nmプロセス製造の「次世代Ryzenプロセッサ」を披露 ～Core i9-9900Kより高速かつ低消費電力
【後藤弘茂のWeekly海外ニュース】 AMDのCPU/GPUを加速するGLOBALFOUNDRIESの7nmプロセス
